PATENT ABSTRACTS OF JAPAN

(11)Publication number :

63-049885

(43)Date of publication of application: 02.03.1988

(51)Int.Cl.

G06F 15/66

(21)Application number : 61-193253

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

19.08.1986

(72)Inventor: MIWA MICHIO

KATAYAMA OSAMU


KAWAKAMI KATSURA

(54) IMAGE PROCESSOR

(57) Abstract:

PURPOSE: To store and hold an image having a large area exceeding an input range of an image input means, by matching two partial images having a superposed part, and storing them as one piece of unified image in a storage means.

CONSTITUTION: An image which has been inputted from an image input means 1 is stored in an input image storage means 2, and the other image having a common part with said input image is fetched from an image storage means 11 in which picture information which has been read previously is stored, and stores as a base image in a base image storage means 4. A processor 10 moves the input image in parallel within a range of a prescribed width against the base image, and rotates it



at a prescribed angle. Whenever said movement and rotation are executed, an image data of the base image and the input image is sent to an exclusive OR circuit 7, and a result of arithmetic operation is inputted to an evaluating means 8. When the evaluation has been ended, the evaluating means 8 holds optimum position information for the base image of the input image, and a result of arithmetic operation of an OR circuit 12 is stored as one piece of image in the image storage means 11.

19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-49885

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和63年(1988) 3月2日

G 06 F 15/66

470

道

8419-5B

審査請求 未請求 発明の数 1 (全9頁)

69発明の名称

画像処理装置

郊特 頤 昭61-193253

②出 願 昭61(1986)8月19日

⑫発 明 者 三 輪

雄 神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

⑫発 明 者 川 上 桂

神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

⑪出 願 人 松下電器產業株式会社

大阪府門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男

外1名

明 細 書

発明の名称
 画像処理装置

- 2. 特許請求の範囲
 - (1) 画像情報を読取る入力手段と、前記入力手段 が読取ることのできる画像領域よりも大力を 像領域を前記入力手段によりそれぞれの一部が 重なるように読取り、別々に記憶する第1、第 2の記憶手段と、前記第1、第2の記憶手段と、前記第1、第2の記憶手のの位 置関係をもとに整合をとり、統一された一枚の 画像とする整合手段と、前記整合手段により形 成された画像を記憶する第3の記憶手段とを具 備する画像処理装置。
 - (2) 整合手段は互いの重ね部分画像情報の排他的 論理和を求め、互いの位置関係を移動させ、前 記排他的論理和結果を評価することにより整合 特許監定の範囲等1項記取の をとることを特徴とする画像処理装置。
- 発明の詳細な説明
 産業上の利用分野

本発明は入力装置の持つ入力画像領域よりも大きな画像の読取・処理を行なう画像処理装置に関するものである。

従来の技術

以下、第9図を参照しながら従来の画像処理装置について説明する。

第9図は従来の画像処理装置のブロック結線図である。第9図において、91は画像の読取りを行なう画像入力装置、92は画像入力装置91により読取った1画面分を一旦記憶しておるて明像メモリ92に記憶されている画像メモリ92に記憶されている画は知事を表示するCRT等の画像表示するCRT等の画像表示するCRT等の画像表示するの画像メモリ92に記憶されている画は知事を記憶させるブロセッサである。なお、96はをブロック構成のデータ受授を司るバスである。

以上のような構成において、まず画像入力装置 91によって入力された画像は画像メモリ92に 格納され、画像表示装置93に表示される。オペ レータは、画像表示装置93を見ながら入力され た画像の一部を消去したり別の画像を重ね合せたりする編集操作を行い、所定の目的の画像を作り、結果を画像記憶装置 9 5 に格納する。これらの画像データの転送はパス 9 6 を介して行われ、各装置間のデータ転送及び画像データに対する上記編集加工操作の制御はプロセッサ 9 4 によって行われる。

発明が解決しようとする問題点

第9図の画像処理装置では一回で入力できる画像の大きさは、画像入力装置91の走査線の範囲を越えることはできない。従って、もしこの範囲よりも大きな画像を入力しようとする場合、たとえば第10図はに示す画像の処理は、一枚の画像を第10図は、心に示すように数回に分けて入力しならない。ところが、数回に分けて入力した画像を装置の内部で接合して一枚の画像は、一般に困難である。たとえば、2回に分けて入力された画像は、面像メモリ92に別々に格納されている。この2つの画像を装置内部で接合しようとした場合、入力さ

域を前記入力手段によりそれぞれの一部が重なるように読取り、別々に記憶する第1、第2の記憶 手段と、前記第1、第2の記憶手段が記憶している重ね部分画像情報から、互いの位置関係をもと に整合をとり、統一された一枚の画像とする整合 手段と、前記整合手段により形成された画像を記 億する第3の記憶手段とを設けたものである。

作 用

本発明は上記構成により、一枚の画像を互いに 重複する部分を持った複数の小部分に分割し、そ の小部分を前記入力手段より適宜入力し、入力さ れた部分及びその周辺と、既に入力済の他の部分 との位置関係をもとに、その2つの小部分を整合 し、統一された一枚の画像として記憶手段に格納 することにより、前記画像入力手段の入力範囲を 越える大きな領域を有する画像に対しても記憶、 保持することが可能となるようにしたものである。

実 施 例

以下、本発明の基本的概念について説明する。 なお、説明を簡単にするため、画像は白、黒2 れた2つの画像は、通常お互いが正確に接する様に入力されていることはなく、重複するかあったり、一方が他方に対して傾いて入力されているのがもったのが他方に対して傾いて入力されているのがまる。そこの画像を単れたことを見て接続して一枚の画像とするわけにいいない。また、2枚の画像を重ね合せて接合しているのはの目で見て決定したうしながの目で見て対対がある。おりまする以上、有度的に問題があるでは、うとして判断して入力する際に、装置内部のでは、10分割してかの目のを付けておきまえらいのはとにして画像を接合することも考えられるのでもとにしてがら、この場合は原画像に目ののない。

本発明は、画像処理装置に附属する画像入力装置の入力範囲を越えるような大きな画像を簡単に取り扱う画像処理装置を提供するものである。

問題点を解決するための手段

本発明は上記目的を達成するため、入力手段が 読取ることのできる画像領域よりも大きな画像領

値で構成されるものとし、画像表示装置は、1は 黒、0は白を表示するものとする。また、先にこの装置のメモリに格納されている画像をベース画像、後から入力されてこの画像に接合される画像を入力画像と称する。すなわち、第10図(a)はベース画像、第10図(b)はこれと接合される入力画像である。本発明は、このような別々に生成されたベース画像と入力画像を接合し、第10図(d)のような一枚のより大きな画像を生成しようとするものである。

第10図(c)の中央部に白い部分が存在する。これは、入力画像とペース画像の各要素間で、排他的論理和が取られ、重なった部分が論理的に0になり、白く表示されているものである。本発明はこの部分を最大にすることにより、画像の接合を自動的に行うものである。

まず第2図はペース画像と入力画像の重ねあわせ表示と正確な位置合せの手順を説明するものである。

第2図において、21′は後述するペース画像メ

モリのアドレス空間、22'はベース画像、23'は 後述する入力画像メモリのアドレス空間、24'は 入力画像、25'は評価エリア、26'はベース画像 と入力画像の論理的に重なった部分、27'は入力 画像表示位置レジスタの指すポインタを示してい る。以下、ベース画像と入力画像との重ね合せの 過程を説明する。

先に入力されている画像は、ベース画像 2 2 としてベース画像メモリの空間 2 1 の図示した位置に格納される。次にこの状態で新しく入力された画像は、入力画像 2 4 として入力画像メモリの空間 2 3 の図示した位置に格納される。入力画像メモリは入力画像が回転して、ベース画像と接合する場合を考慮して、入力画像が回転できるだけのアドレス空間を持っている。

この入力画像とベース画像を論理的に重ねあわせる作業は、互いのメモリ空間 2 1′、 2 3′の位置関係を決めることによって行う。この位置情報は、入力画像表示位置レジスタ 2 7′に保持されている。ベース画像と入力画像を重ね合せて表示する場合、

第1図において、1は画像の読取りを行なう画 情報入力手段、2はデータパス3を介してたとえ は第10図(b)に示すような画像入力手段1が現在 読取っている画情報を記憶する入力画像メモリを 有する入力画像記憶手段である。4はたとえば第 10図(a)に示すような画像入力手段1が先に読取 った画情報を記憶しているベース画像メモリを有 するペース画像記憶手段で、後述するように重ね 合わせのために十分な記憶領域を有している。5 は前記ペース画像メモリのすべてのアドレス空間 を指示するアドレス情報を発生する画像アドレス 発生手段である。6は排他的論理和回路7を介し て前記入力画像メモリとペース画像メモリの画情 報における重ね合せ結果を画像として全体表示す る C D T 等の画像表示手段、 8 は排他的論理和回 路7により求められた演算結果をもとに評価する 評価手段、9は前記入力画像メモリとベース画像 メモリの画情報の重ね合わせを指示(重ね合わせ のためのずらしの量)するキーボード等の画像移 動量指示手段、10は画情報の重ね合わせのため

ベース画像メモリの画素を順に読み出す。これと同時に、現在読み出しているベース画像メモリの画素に対応する入力画像メモリの画素が存在するかどうかを、入力画像表示位置レジスタを参照しながら検査する。ベース画像メモリの画素が存在する時は、ベース画像メモリの画素を読み出すと共に入力画像の画素も同時に読み出す。このようにする事によって、ベース画像と入力画像は重なって表示される。

入力画像とベース画像の正確な位置合せをする作業は、ベース画像メモリの空間 2 1 に対して入力画像メモリの空間 2 3 を論理的に一定の範囲で移動させて、その中での最適な位置を決定する事により行う。この時、ベース画像メモリに対して入力画像メモリをどの範囲で移動させて評価するかの範囲を、評価エリア 2 5 とする。

以上を前提として、本発明の一実施例における 画像処理装置について説明する。

第1図は本発明の一実施例における画像処理装置のブロック結線図である。

に各ブロック構成を制御するプロセッサ、11は プロセッサ10の制御に基づき論理和回路12を 介して入力画像メモリとベース画像メモリの画情 報の重ね合わせられたものを記憶する画像記憶手 段である。

. 上記のような構成において、以下その動作について説明する。

まず、画像入力手段1から入力された画像は入 力画像記憶手段2内の入力画像メモリに格納され る。一方、この入力画像と共通部分を持った相手 の画像は、画像記憶手段11より取り出される。 これを、ベース画像としてベース画像記憶手段4 内のベース画像メモリに格納する。

そして、入力画像とベース画像は以下のようにして重ね合わせられる。ベース画像は入力画像と 重ね合わせるのに充分な大きさを持った、ベース 画像記憶手段 4 内のベース画像メモリの上に配置 されている。入力画像記憶手段 2 は、入力画像が ベース画像に対して、現時点で論理的にどこに位 置するかの情報を後述する入力画像表示位置レジ

スタに保持している。一方、画像アドレス発生手 段5は、ベース画像メモリのすべての語を走査す るアドレスを発生する。このアドレスがベース画 像記憶手段4に入力されることによってベース記 憶手段 4 から、ペース画像の画素がこのアドレス の順に出力される。また、このアドレス信号は同 時に、入力画像記憶手段2にも入力される。入力 画像記憶手段2は、このアドレス信号を調べ、こ のアドレスに対応する入力画像メモリの画素が存 在した時その画素の値を出力する。ただし、入力 画像位置は後述する入力画像表示位置レジスタの 値によってのみ定まり、入力画像の内容とは無関 係である。このようにして、同一の論理的位置を 持つ入力画像と、ベース画像の各画素は、同期し て排他的論理和回路7と論理和回路12に送られ る。対応する入力画像の画素が存在しない場合は、 ベース画像の画素の値は両論理和回路7、12に 入力されるが、入力画像記憶手段2からは"0" が出力される。

そして、排他的論理和回路7に入力された2つ

で平行移動させる。次に、この評価エリア内での平行移動が終了したら、入力画像を一定の角度の変移Xだけ回転させて同じ評価エリア内で移動させる。入力画像は回転角±Wの範囲内で回転を登りませる。この移動と回転が行われる度に、不知画像データは排他的論理和回路で行われる。この排他的論理和の計算が対応する画とでで行われる。この非他的論理和の指果は、転角に対して入力画像は評価エリアの各位置でする。では評価エリアの各位に対して入力画像と入力画像の対応でと評価に対れ、ベース画像と入力画像の対応でと評価がある。入力画像とベース画像の動理和のよる。入力画像とベース画像の動理和を取るのは、以下の理由による。

すなわち、二つの画像が論理的に正しく重なった時、入力画像記憶手段2とベース画像記憶手段4からの画素は同一の値を持つので、排他的論理和の値は0となる。したがって、排他的論理和回路7から出力される1の数が最も少ない時、二つの画像は最も良く接合していると考えられるから

の画素に対して、排他的論理和演算が行われ、こ の結果は画像表示手段6と評価手段8に入力され る。従って、画像表示手段6には2つの画像の排 他的論理和が表示される。本装置の使用者は、こ の入力画像とペース画像が論理的に重ね合わされ た画像を見ながら、画像移動量指示手段りから入 力画像の移動の指示を与える。この指示によって、 入力画像記憶手段2内の入力画像表示位置レジス タが書換えられる。その結果、画像アドレス発生 手段5の出力するアドレス信号に対して以前と異 なったアドレスから入力画像の画素は出力される ことになり、入力画像はベース画像に対して論理 的に移動した事になる。また、画像表示手段6に は異なった位置に表示される。このようにして、 入力画像はベース画像に対して、概略の位置合せ が行われる。

次にプロセッサ10により、正確な位置合せが 行われる。最初、プロセッサ10はこの概略の位 置を中心として入力画像をベース画像に対して上 下左右一定の幅の範囲(これを評価エリアとする)

である。

この評価が終了した時、評価手段9は入力画像のペース画像に対する最適な位置情報を保持している。この最適な位置情報をもとにして入力画像とペース画像の対応する各画素間で論理和回路12により論理和演算を行い、その結果を一枚の画像として画像記憶手段11に格納する。

以下、第1図のさらに詳細な構成について説明 する。

第3図は入力画像記憶手段2のさらに詳細な構成を示すものである。第3図において、21は第1の入力画像メモリ、22は画像回転回路、23は第2の入力画像メモリ、24は画像位置比較回路、25は入力画像表示位置レジスタである。

画像入力装置 1 1 から入力された入力画像は、 入力画像メモリ 2 1 に格納される。入力画像メモリ 2 1 に格納された入力画像は画像回転回路 2 2 によって

 $0 \le R \le W$

なる角度 R だけ回転され入力画像メモリ 2 3 に

格納される。この回転角 R はペース画像に対する入力画像の正確な位置決めをする評価の際、 X ずつ増加される。入力画像の原画は常に入力画像 メモリ 2 1 に保持されているため、入力画像の回転処理の繰り返しによって、画質の劣化を防止することができる。

画像位置比較回路 2 4 は、画像アドレス発生手段 5 からベース画像メモリに対するアドレス情報を入力される。そして画像位置比較回路 2 4 は、このアドレス情報と入力画像表示位置レジスタ25の内容を比較し、ベース画像メモリの画素に対して対応する入力画像メモリの画素のアドレスを入力画像メモリ 2 3 に出力する。

そして入力画像メモリ 23 の画素は画像位置比較回路 24 から出力されるアドレスに従って読み出され、この画素は排他的論理和回路 7 と論理和回路 12 へ出力される。なお、入力画像表示位置レジスタ 25 には、入力画像メモリ 23 の画像の入力画像メモリ 21 の画像に対する回転角 R も

対して評価エリア内で入力画像をベース画像に対して移動させ、上記の評価作業を実行する。すべての評価が終了した後には、最小値レジスタ 3 3 には入力画像のベース画像に対する最もよく接合する位置情報が格納されているので、この位置情報をもとにして、入力画像とベース画像を一枚の画像として再構成し画像記憶装置 1 1 に格納する。

次に、第1図に示したベース画像記憶手段4の さらに詳細な構成について説明する。

第5図はベース画像記憶手段5のさらに詳細な 構成を示すものである。第5図において、41は ベース画像表示位置レジスタ、42はベース画像 メモリである。

まずペース画像メモリ42には、入力画像と接合されるペース画像が格納される。この時、画像記憶手段11に、大画像のデータが格納されているとすると、ペース画像メモリ42にはその一部分を取りだして格納する事になる。そこで、この大画像のどの部分をペース画像メモリ42に取り出したかの情報をペース画像表示位置レジスタ41

保持されている。

次に、第1図に示した評価手段8のさらに詳細な構成について説明する。

第4図は評価装置9のさらに詳細な内部構成を 示すものである。

第4図において、31は評価カウンタ、32は 比較器、33は最小値レジスタである。

排他的論理和回路 7 から出力される 2 値信号は 評価カウンタ 3 1 に入力されて、この信号に合ま れる 1 の数が加算される。評価エリア内での入力 画像のベース画像に対する一つの位置における加 算が終了した時、比較器 3 2 は評価カウンタ 3 1 の値と最小値レジスタ 3 3 の値を比較する。この 時、評価カウンタ 3 1 の値の方が最小値レジスタ 3 3 の値よりも小さい時は、評価カウンタ 2 5 の内 宿を上、での時の入力画像表示位置レジスタ 2 5 の内 容と共に最小値レジスタ 3 3 の新たな値として保 持する。

入力画像はベース画像に対して回転幅 W 内で変異 X で回転される。このそれぞれの回転角に

に格納する。この値は、入力画像がベース画像と 接合されて、画像記憶手段11に再格納される際 に使用される。

次に、第6図、第7図を用い、ペース画像メモリ42と画像記憶手段11内の大画像の関係、および、入力画像をペース画像に対して論理的に重ね合せ入力画像を一定の範囲で移動させて重なり具合の評価をする場合の問題点と解決方法について述べる。

第6図はベース画像メモリ42にベース画像として画像入力装置から一回の入力で画像が読み込まれた時のようすを示している。第6図において、71はベース画像メモリ42全体に対応するアドレス空間、72はベース画像の位置、73は入力画像、74は入力画像とベース画像の重なった部分を示している。

ベース画像メモリ 4 2 は、基本画像サイズ 9 枚 分の大きさを持っている。ここで、基本画像サイ ズとは、第 1 図に示した画像入力装置 1 によって 一回で入力される最大の大きさをもつ長方形とす る。本装置にあらかじめ画像が格納されていない 状態では、最初に入力された画像をベース画像と してベース画像メモリ 4 2 のアドレス空間 7 1 の 中心に置く。この状態で入力画像 7 3 を論理的に 重ね合せたものが部分 7 4 である。この場合、入 力画像とベース画像の重なった部分 7 4 は中央の 基本画像サイズの部分を出る事はない。

モリ(第3図の入力画像メモリ23に対応)、94[']は入力画像、95[']は入力画像の回転の範囲、96[']は入力画像の回転の中心、97[']は入力画像表示位置レジスタ25の指すポインタを示している。

さて、入力画像メモリ91'は、基本画像サイズの大きさを持つメモリである。また入力画像メモリ93'は、この基本画像サイズの対角線の長さを半径とする円に外接する正方形の大きさを持っている。入力画像をベース画像と重ねあわせる場合は、入力画像メモリ91'内の入力画像を延まれて回転処理し、入力画像メモリ91'の対角線の交点92'を中心として、回転処理される。次に、入力画像メモリ93'の領域をポインタ97'を基点としてベース画像メモリ42'の内容と重ね合せる。

尚、以上の説明では各画素の値は1又は0のいずれかを取る2値画像としたが、本発明は多値画像に対しても排他的論和のかわりに、画素同志の値が等しいか否かによって1または0を出力する

(b)の点線のマス目一つが基本画像サイズである。

入力画像とベース画像が正しい位置関係で接合した後、この接合された画像は、ポインタ82を基点として画像記憶手段11の大画像の一部として再格納される。

第8図(a)、(b)はそれぞれ入力画像メモリ21と23の関係である。第8図において、91¹は入力画像メモリ(第3図の入力画像メモリ21に対応)92¹は入力画像の回転の中心、93¹は入力画像メ

よう構成しても良いことは明らかである。 発明の効果

以上のように本発明は、2つの共通部分を有する画像データを接続することにより、一枚の大きな画像を生成する事ができ、小さい走査範囲の画像入力装置から大きな画像を数回に分けて部分毎に入力し、装置内部で整合し、もとの大きな画像データを作り出すことが出来る。

4. 図面の簡単な説明

第1図は本発明の一実施例における画像処理装置のブロック結線図、第2図は同装置における画像処理を示す概念図、第3図、第4図、及び第5図は同装置における要部プロック結線図、第6図、第7図(a)、(b)、及び第8図は同装置の処理を説明する概念図、第9図は従来の画像処理装置のブロック結線図、第10図は画像処理を説明する概念図である。


1… 画像入力手段、2…入力画像記憶手段、3 … データバス、4…ベース画像記憶手段、5… 画像アドレス発生手段、6… 画像表示手段、7… 排

特開昭63-49885(フ)


他的論理和回路、8…評価手段、9… 画像移動量指示手段、10… プロセッサ、11… 画像記憶手段、12… 論理和回路。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図




15 2 N




第 3 図




第 4 図




第 5 図




第 6 図



第 7 図




(b)




第 8 図

(a)



(b)



第 10 图

第 9 図

